실리콘에 에피 택시 나노 구조α 석영 필름: 재료에서 새로운 장치에

이 작품은 실리콘 온 절연체(SOI) 기술 기판상에서 나노구조α-쿼츠 캔틸레버의 미세제조를 위한 상세한 프로토콜을 제시하며, 딥 코팅 방법으로 석영막의 상피 성장에서 시작하여 나노임프프린트 리소그래피를 통해 박막의 나노스트루크화를 한다.

이 작품에서는 최초의 압전 나노 구조의 에피택시 쿼츠 기반 마이크로 캔틸레버의 상세한 엔지니어링 경로를 보여줍니다. 우리는 재료에서 장치 제조에 이르는 프로세스의 모든 단계를 설명합니다. SOI(100) 기판에 대한 α 쿼츠 필름의 상피 성장은 스트론튬 도핑 실리카 솔젤의 제조로 시작하여 실온에서 대기 조건하에서 딥 코팅 기술을 사용하여 박막 형태로 SOI 기판으로 이 젤의 증착을 계속한다. 겔 필름의 결정화 전에 나노 스트류레이션은 나노 인쇄 리소그래피 (NIL)에 의해 필름 표면에 수행됩니다. 에피택시 필름의 성장은 1000°C에서 도달하여 패턴 젤 필름의 완벽한 결정화를 유도합니다. 석영 결정 캔틸레버 장치의 제조는 미세 제조 기술에 기초한 4 단계 공정입니다. 이 공정은 석영 표면을 형성하는 것으로 시작하여 전극의 금속 증착을 따릅니다. 실리콘을 제거한 후, 캔틸레버는 SOI 기판에서 방출되어 실리콘과 석영 사이에 SiO_2를 제거합니다. 장치 성능은 비접촉 레이저 진동계(LDV) 및 원자력 현미경 검사법(AFM)에 의해 분석된다. 제조된 칩에 포함된 다양한 캔틸레버치 중, 이 작품에서 분석된 나노구조식 캔틸레버는 40μm 의 크기와 100μm 길이의 치수를 나타내고 600nm 두께의 패턴 쿼츠 층(나노기둥 직경 및 분리 거리 400nm 및 1mμ)으로 제작되었다. 측정된 공진 주파수는 267kHz이고 전체 기계적 구조의 Q는 낮은 진공 조건에서 Q~398이었다. 우리는 두 기술 (즉, AFM 접촉 측정 및 LDV)을 사용하여 캔틸레버의 전압 의존선형 변위를 관찰했습니다. 따라서 이러한 장치가 간접 압전 효과를 통해 활성화될 수 있음을 증명한다.

압전 특성을 가진 산화물 나노 물질은 MEMS 센서 또는 마이크로 에너지 수확기 또는 저장^1,2,3과같은 설계 장치에 중추적인 역할을 한다. CMOS 기술의 발전이 증가함에 따라 고품질 의 상피 압전 필름 및 나노 구조의 모놀리식 통합이 실리콘으로 새로운 새로운 장치^4를확장하는 관심대상이된다. 또한, 높은 성능을 달성하기 위해서는 이러한 장치의 소형화에 대한 더 큰 제어가 필요하다^5,6. 전자, 생물학 및 의학분야의 새로운 센서 애플리케이션은 마이크로 및 나노제조 기술의 발전에 의해 활성화된다^7,8.

특히, α 석영은 압전 재료로 널리 사용되며 사용자가 다른 응용 분야에 대한 제조를 할 수있는 뛰어난 특성을 보여줍니다. 에너지 수확을 위한 적용 영역을 제한하는 낮은 전기 기계 결합 계수를 가지고 있지만, 화학 적 안정성과 높은 기계적 품질 인자는 주파수 제어 장치 및 센서 기술^9에적합한 후보로 만듭니다. 그러나, 이들 장치는 장치^{제조(10)에}원하는 특성을 갖는 벌크 단일 석영 결정으로부터 마이크로 가공되었다. 석영 결정의 두께는 가장 높은 공명 주파수가 장치에서 얻을 수있는 방식으로 구성되어야하며, 요즘, 가장 낮은 달성 두께는 10 μm^11이다. 지금까지, 패라데이 케이지 각각식^11,레이저 간섭 리소그래피(12)및 집중이온빔(FIB)^13과 같은 벌크 크리스탈을 마이크로패턴화하는 일부 기술이 보고되었다.

최근에는 화학용액증착(CSD)^14,15에의해 개발된 실리콘 기판(100)에 α-쿼츠 필름의 에피택시 성장의 직간접및 상향식 통합이 개발되었다. 이 접근 방식은 앞서 언급한 과제를 극복하고 미래의 센서 애플리케이션을 위한 압전 기반 장치를 개발할 수 있는 문을 열었습니다. 실리콘 기판에 α 석영 막의 구조를 조정하여^{필름(16)의}질감, 밀도 및 두께를 제어할 수 있었다. α 쿼츠 필름의 두께는 수백 나노미터에서 미크론 범위로 확장되었으며, 이는 벌크 크리스탈에 대한 하향식 기술로 얻은 것보다 10~50배 더 얇았다. 딥 코팅 증착 조건, 습도 및 온도를 최적화하여 연속 나노구조화 결정석막과 하향식 리소그래피^{기법(17)의}조합으로 완벽한 나노임프린팅 패턴을 모두 달성할 수 있었다. 특히, 부드러운 나노 임프린트 리소그래피 (NIL)는 저비용, 대규모 제조 및 벤치탑 장비 기반 공정입니다. 하향식 및 상향식 접근 방식을 결합한 소프트 NIL의 적용은 실리콘에 에피택시 석영 나노필라 어레이를 생성하여 기둥 직경, 높이 및 인터필라 거리를 정밀하게 제어하는 열쇠입니다. 또한, 생물학적 적용을 위해 보로실리케이트 유리에 제어된 형상, 직경 및 주기성을 가진 실리카 나노필라의 제조는 에피택시 석영^{박막(18)의}부드러운 NIL을 커스터마이징하여 수행되었다.

지금까지, 그것은 압전 나노 구조α 석영 MEMS의 온 칩 통합에 대 한 가능 하지 않은. 여기서는 재료에서 장치 제작에 이르는 상세한 엔지니어링 경로를 그립니다. SOI^{기판(19)에} 압전 석영 캔틸레버를 방출하고 일부 특성화 결과와 함께 압전 물질로서의 반응을 논의하기 위해 물질의 물질 합성, 소프트 NIL 및 미세 제조를 위한 모든 단계를 설명하고 있습니다.

1. 솔루션 준비

1. 실험실 균형과 자기 교반기가 배치되는 연기 후드에서 젤 필름을 제작하기 18시간 전에 전하이드로분해 테트라에틸 또는 토실리케이트(TEOS)를 포함하는 용액을 준비한다.
   1. 폴리에틸렌 글리콜 헥사데실 에테르 0.7g(Brij-58)과 에탄올 23.26g을 50mL 병에 넣고 병 뚜껑을 닫고 Brij가 완전히 용해될 때까지 저어줍니다.
   2. 1.1.1단계에서 플라스크에 HCl 35%를 넣고 닫고 20s를 저어줍니다.
   3. 1.1.2 단계에서 플라스크에 4.22 g의 TEOS를 넣고 닫고 18시간 동안 저어줍니다.
2. 성숙한 용액이 Sr 소금 의 형태로 다시 침전되기 쉽기 때문에 젤 필름의 제작 직전에 Sr^{2 +의} 1 M 수성 용액의 준비.
   1. SrCl₂·6H₂O의 무게는 10mL 체피 플라스크에 들어있습니다.
   2. 10mL 초순수수(예: 밀리-Q)를 플라스크에 1.2.1단계로 넣고 플라스크를 플라스틱 캡으로 닫고 플라스크를 부드럽게 흔들어 염화강을 녹입니다.
3. 1.1 단계에서 준비된 용액을 함유한 10mL 병에 Sr^2+의 1M 수성 용액의 275 μL을 넣고 10분 동안 용액을 저어줍니다.

2. 폴리디메틸실록산(PDMS) 템플릿 준비

1. 1.3단계 이후의 PDMS 솔루션 준비.
   1. 경화제의 1부분을 엘라스토머의 10부와 혼합하여 균형을 이드시게 합니다. 거품의 균일 한 분포를 얻을 때까지 유리 스틱혼합물을 저어 진공 챔버에서 제거합니다.
2. PDMS 용액을 사용하여 실리콘 마스터를 복제합니다. 이 작업을 위해 직경, 높이 및 분리 거리가 1 μm인 기둥으로 구성된 실리콘 패턴 마스터를 사용했습니다.
   1. 실리콘 마스터를 구조화 된 얼굴을 플라스틱 상자에 넣고 PDMS 용액으로 상자를 채웁니다.
   2. 2h의 용광로에서 플라스틱 상자를 70°C로 도입하여 고체 PDMS 템플릿을 얻습니다.
   3. PDMS 템플릿과 실리콘 마스터를 분리합니다. 블레이드를 사용하여 PDMS 템플릿을 원하는 크기로 자르고 깨끗한 상자에 보관하십시오.

3. 딥 코팅에 의한 SOI(100) 기판에 대한 겔 필름 증착

1. 기판 준비
   1. 다이아몬드 팁을 사용하여 웨이퍼 플랫에 평행 또는 수직 방향으로 2/0.5/0.67 μm(Si/SiO 2/Si)의 두께가 있는 2인치 p형 SOI 웨이퍼를 절단하여 2cm x 6cm 크기의 기판을 준비한다. 실리콘 장치 층의 전도도는 1cm에서 10 Ω/cm 사이여야 합니다.
   2. 가능한 폴리머 잔류물을 제거하기 위해 20 분 동안 피라냐 용액으로 기판을 소개합니다.
   3. DI 물로 청소한 다음 에탄올로 청소하여 건조시키거나 질소 흐름을 사용하십시오. 이 단계는 1.3 단계 직후에 수행해야합니다.
2. 사전 가수 분해 된 테트라에틸 또는 thosilicate (TEOS), Brij-58 황산제 및 SrCl₂ 6H₂O를 포함하는 용액의 증착.
   1. 균일한 실리카 필름을 얻기 위해, 상대 습도 40% 및 25°C의 온도에서 조건하에서 딥 코트의 챔버를 설정합니다.
   2. 딥 코트 암에 매달려 있는 SOI 기판 아래에 약 5cm x 1cm x 8cm 크기의 비커를 놓고 침수 및 철수시 300mm/min의 속도로 딥 코팅 시퀀스를 설정합니다. 침지 시간(최종 위치에서의 시간)을 0으로 설정합니다.
   3. 비커를 1.3단계에서 제조한 용액으로 채우고 상대 습도 온도가 안정될 때까지 기다립니다(예: 40% 및 25°C).
   4. 단일 딥 코팅을 수행하고 필름이 균일해질 때까지 기다립니다.
   5. 200 nm의 두께를 얻기 위해 젤 필름의 이식을 위해 5 분 동안 450 °C에서 용광로로SOI 기판을 소개합니다.
   6. 3.2.3 및 3.2.4 단계를 두 배 더 반복하여 두께가 약 600 nm인 필름을 제작합니다. 솔루션의 안정성을 보장하기 위해 반복 프로세스를 1h로 수행해야 합니다.

4. 부드러운 인쇄 리소그래피에 의한 표면 미세/나노 스트루크레이션

1. 상대 습도 40 % 및 25 °C의 온도 조건하에서 필름 표면에 마이크로 / 나노 구조를 준비합니다.
   1. SOI 기판에 새로운 필름을 입금하기 위해 3.2.3 단계를 반복합니다.
   2. SOI 기판을 평평한 표면에 3.2.1 단계 후에 놓고 SOL-gel이 증발하는 동안 SOI 기판에 2.2 단계로 준비된 PDMS 금형을 놓습니다.
   3. 1분 동안 70°C에서 PDMS 몰드를 장착한 SOI 기판을 1분 동안 140°C에서 2분 동안 두 번째 용광로에서 넣습니다. 그런 다음 냉각을 위해 그대로 둡니다.
   4. SOI 기판상에서 마이크로/나노구조화 젤 필름을 얻기 위해 PDMS 몰드를 제거한다.
   5. SOI 기판을 450°C에서 5분 동안 용광로로 도입하여 600nm 높이로 마이크로/나노구조체 젤 필름을 통합한다.

5. 열 처리에 의한 젤 필름 결정화

1. SOI(100)에 대한 젤 필름의 열 처리.
   1. 실내 온도에서 1000 °C로 관용광로 가열을 프로그래밍합니다.
   2. 세라믹 보트에 배치된 샘플을 1000°C에서 5시간 동안 용광로에 넣습니다. 공기로 용광로를 포화시키기 위해 전체 열 처리 중에 관 작동 튜브를 덮지 마십시오. 마지막으로 프로그래밍된 경사로 없이 용광로를 냉각하여 실온에 도달합니다.

6. 리소그래피 마스크 레이아웃 설계

이 공정에 사용되는 마스크는 상피 나노 구조석이 있는 SOI 기판의 장치 제조를 위해 특별히 설계되었습니다. 모든 제조 공정은 석영 측에서 수행됩니다. 마스크는 각 단계에서 음수 톤 저항을 사용해야 하는 방식으로 설계되었습니다. 마스크는 아래에 설명된 대로 네 가지 단계로 구성됩니다.

1. 석영을 패턴화하여 캔틸레버의 형상과 30 μm x 30 μm 제곱 사각형 형상 접점 영역을 결정한다. 예를 들어, 120 μm x 160 μm 면적 중 40 μm x 100 μm 크기의 직사각형 모양 캔틸레버 영역은 음의 저항으로 보호되고 나머지는 실리콘 층까지 에칭됩니다.
2. 상단 및 하단 전극을 실현합니다. 상단 전극은 직사각형 모양의 캔틸레버 영역에 패턴이 있으며 하단 전극은 30 μm x 30 μm 에칭 영역의 2 μm 두께의 실리콘 층에 패턴화됩니다. 상부 접촉의 폭은 패턴 캔틸레버 영역보다 4 μm 작고 바닥 접촉의 크기는 1단계에서 30 μm x 30μm 제곱 모양 에칭 영역보다 큽니다.
3. 직사각형 모양의 캔틸레버 주변의 120 μm x 160 μm U 자형 영역에서 2 μm 두께의 실리콘 층을 모두 식감하십시오. 에칭 영역은 다시 U 자형이지만 마지막 단계에서 HF 공격으로부터 캔틸레버 영역을 보호하기 위해 양쪽에서 4 μm더작습니다.
4. SiO_2의BOE 에칭으로 캔틸레버를 방출하십시오. 보호된 캔틸레버 영역은 실제 캔틸레버 영역보다 2 μm 더 큽습니다. 가장 중요한 부분은 캔틸레버의 표면과 공백을 보호하는 것입니다.

7. 피라냐 용액을 사용하여 캔틸레버 미세 제조 공정을 위한 석영 시료 세척

1. 주변 온도에서 과산수소(H 2_O2)를20mL에 천천히 첨가하여 피라냐 용액을준비한다. 이 혼합물은 열 반응을 생성합니다.
   1. 모든 유기 잔류물을 청소하기 위해 이 솔루션 내부에 샘플을 10분 동안 넣습니다.
   2. DI 물로 샘플을 헹구고 질소로 건조시합니다.

8. 1 단계 : 석영 박막에 패턴 캔틸레버 모양

1. 첫 번째 리소그래피 프로세스
   1. 아세톤, IPA로 샘플을 헹구고 건조한 질소를 날려 버립니다.
   2. 140°C의 핫 플레이트에 샘플을 넣고 10분 동안 제습을 합니다.
   3. 스핀 AZ2070 네거티브 포토레지스트는 30s의 4000 rpm 의 속도로 저항합니다.
   4. 60s에 대한 115 ° C에서 소프트 베이크에 핫 플레이트에 샘플을 넣어.
   5. 5s용 37.5 mJ.cm^-2 UV 용량으로 샘플을 노출한다.
   6. 60 s에 대한 115 °C에서 포스트 노출 베이킹을위한 핫 플레이트에 샘플을 넣어.
   7. MIF 726 개발자에서 주변 온도에서 100초 동안 개발한 다음 DI 수역에서 헹구고 건조한 질소를 날려보냅니다. 예상 두께는 5.5 μm입니다.
   8. 125°C의 핫플레이트에 샘플을 10분간 올려 저항을 하드베이크합니다.
2. 석영 층의 반응형 이온 에칭(RIE)
   1. 100 W RF 전력에서 60 sccm CHF_3,20 sccm 0₂및 10 sccm Ar의 가스 유량으로 RIE를 사용하여 실리콘 층까지 쿼츠를 식히면 석영을 식히고 있습니다.
3. 레지스트 잔류 세척
   1. 5 분 동안 90 sccm 0_2의 유량으로 플라즈마로 청소하십시오.
   2. 첫 번째 세척 단계가 충분하지 않은 경우 모든 저항이 제거될 때까지 샘플을 80°C에서 리무버 PG에 둡니다.
   3. 이어서, 샘플을 피라냐 용액(20mL의 황산_H2SO₄ + 과산화수소 H 2_O2의10mL)에 10분 간 넣습니다. 그런 다음 DI 수에서 헹구고 질소로 건조시하십시오.

9. 2 단계 : 바닥 및 상단 전극의 실현

1. 두 번째 리소그래피 프로세스
   1. 아세톤, IPA로 샘플을 헹구고 건조한 질소를 날려 버립니다.
   2. 140°C에서 140°C의 핫 플레이트에 샘플을 넣고 10분 동안 제습을 합니다.
   3. 스핀 AZ2020 네거티브 포토레지스트는 30s의 4000 rpm 의 속도로 저항합니다.
   4. 60s에 대한 115 °C에서 소프트 베이크에 핫 플레이트에 샘플을 넣어.
   5. 샘플을 23.25 mJ.cm^-2 UV 용량으로 3s에 노출시.
   6. 60 s에 대한 115 °C에서 포스트 노출 베이킹을위한 핫 플레이트에 샘플을 넣어.
   7. MIF 726 개발자에서 주변 온도에서 50초 동안 개발한 다음 DI 수역에서 헹구고 건조한 질소를 날려보냅니다. 예상 두께는 1.7 μm입니다.
2. 상단 및 하단 전극용 금속 증착.
   1. ^10-6 mbar에서 전자 빔 증발과 함께 2.5 A /s에서 4 A / s 및 120 nm 플래티넘의 비율로 50 nm 크롬을 입금하십시오.
3. 금속 리프트 오프
   1. 금속 리프트가 성공할 때까지 샘플을 먼저 아세톤에 넣고 IPA에 둡니다.
   2. 광학 현미경으로 샘플을 확인하고 필요한 경우 모든 금속이 들어 올릴 때까지 80 °C에서 리무버 PG에 샘플을 둡니다. 그런 다음 DI 수에서 헹구고 건조한 질소를 날려 버립니다.
   3. 9.3.2 단계가 충분하지 않은 경우 샘플을 아세톤에 초음파 클리너에 넣고 5 분 동안 넣습니다. 필요한 만큼 이 작업을 여러 번 반복합니다.
   4. 아세톤, IPA로 샘플을 헹구고 질소로 건조시로 날려 버리십시오.

10. 3 단계 : 에칭 Si (100) 층으로 샘플을 패턴화

1. 세 번째 리소그래피 프로세스
   1. 아세톤, IPA로 샘플을 헹구고 건조한 질소를 날려 버립니다.
   2. 140°C에서 140°C의 핫 플레이트에 샘플을 넣고 10분 동안 제습을 합니다.
   3. 스핀 AZ2070 네거티브 포토레지스트2000 rpm의 속도로 30s.
   4. 60s에 대한 115 °C에서 소프트 베이크핫 플레이트에 샘플을 넣어.
   5. 5s용 37.5 mJ.cm^-2 UV 용량으로 샘플을 노출한다.
   6. 60s에 대한 115 °C에서 포스트 노출 베이킹을위해 핫 플레이트에 샘플을 넣어.
   7. MIF 726에서 주변 온도에서 110초 동안 개발한 다음 DI 수역에서 헹구고 질소로 건조시라. 예상 두께는 5.9 μm입니다.
   8. 125°C에서 핫 플레이트에 샘플을 넣고 저항을 하드베이크하기 위해 10분간 합니다.
2. 실리콘 층의 반응이이온 에칭
   1. 100W RF 전력에서 60scm CHF_3,20 sccm 0₂ 및 10 sccm Ar의 가스 유량으로 RIE를 사용하여 SiO₂ 층까지 실리콘 층을 식히면 실리콘 층을 식히면 됩니다.
3. 레지스트 잔류 세척
   1. 먼저 5 분 동안 90 sccm 0_2의 유량으로 플라즈마로 청소하십시오.
   2. 모든 저항이 제거될 때까지 샘플을 리무버 PG에 80°C로 둡니다. 그런 다음 DI 수에서 헹구고 건조한 질소를 날려 버립니다.

11. 4 단계 : SiO_2의 젖은 화학 적 에칭으로 캔틸레버 방출

1. 네 번째 리소그래피 프로세스
   1. 아세톤, IPA로 샘플을 헹구고 건조한 질소를 날려 버립니다.
   2. 140°C에서 140°C의 핫 플레이트에 샘플을 넣고 10분 동안 제습을 합니다.
   3. 스핀 AZ2020 네거티브 포토레지스트 2000 rpm의 속도로 30 s.
   4. 60s용 115°C에서 부드러운 베이킹을 위해 핫플레이트에 샘플을 놓습니다.
   5. 5s용 37.5 mJ.cm^-2 UV 용량으로 샘플을 노출한다.
   6. 60s에 대한 115 °C에서 포스트 노출 베이킹을위해 핫 플레이트에 샘플을 넣어.
   7. MIF 726에서 주변 온도에서 65초로 개발합니다. DI 물에서 헹구고 건조한 질소를 날려 버립니다. 예상 두께는 2.3 μm입니다.
   8. 125°C의 핫플레이트에 샘플을 10분간 올려 저항을 하드베이크합니다.
2. 완충 된 산화물 에칭 (BOE)을 가진 SiO₂ 층의 습식 에칭
   1. 폴리테트라플루오로틸렌(PTFE) 기반 용기에 BOE 7:1 용액을 넣습니다.
   2. 이 솔루션에 샘플을 넣고 모든 SiO₂ 층이 캔틸레버 아래에 새겨지 때까지 주변 온도에서 둡니다. 그런 다음 DI 물에 헹구고 건조한 질소를 날려 버립니다.
3. 레지스트 잔류 세척
   1. 아세톤, IPA로 샘플을 헹구고 건조한 질소를 날려 버립니다.
   2. 필요한 경우, 5 분 동안 90 sccm O_2의 유속도로 플라즈마로 저항 잔류를 청소하십시오.

재료 합성 및 장치 제조의 진행(그림 1참조)은 실제 이미지와 다른 단계를 모니터링하여 괄호로 묘사되었다. 미세 제조 과정 후, 우리는 현장 방출 스캐닝 전자 현미경 검사(FEG-SEM)이미지(도 2a-c)를사용하여 나노구조화 캔틸레버의 양상을 관찰하였다. 2D 마이크로 X선 회절은 캔틸레버의 상이한 스태킹 층의 결정성을 조절하였다(도2d). 또한 백산전자모드(도 2e-f)에서전자 회절 기술과 FEG-SEM 이미지를 사용하여 석영 기둥의 상세한 결정화를 분석했습니다. 도 2g-i에도시된 바와 같이 극 피규어및 흔들리는 곡선을 기록하여 단일 석영계 압전 나노구조식 캔틸레버의 더 깊은 구조적 특성을 수행했다. 석영 계 압전 캔틸레버의 전기 기계 반응은 레이저가 장착 된 레이저 도플러 진동계 (LDV)를 모두 사용하여 검출되었으며, 광검출기 및 주파수 발생기(그림 2j참조) 및 (ii) 락인 앰프(LIA)의 AC 드라이브 출력이 캔틸레버의 상부 및 하부 전극으로 공급되는 원자력 현미경으로, 진동은 AFM의 광학 빔 편향 시스템으로 기록된다(그림 2k,l참조). 진동계는 50nm/V 범위의 변위 모드에서 사용되었습니다. 석영 캔틸레버의 역-압전을 작동시키기 위해 활용된 주파수 발생기는 임의파형 발생기였다.

그림 1: 장치 제작. 일반 회로도 및 FEG-SEM 이미지는 석영 캔틸레버의 합성 및 미세 제조 단계의 이미지입니다. (a)SOI 기판에 대한 Sr-실리카 용액의 딥 코팅 다층 증착은 NIL공정(B,c,d)을통해 필름의 나노구조화에 선행된다. (e)대기 중 1000°C에서 시료의 어닐링은 나노구조석영막의 결정화를 가능하게 한다. 마지막으로, 나노 구조석 캔틸레버는 실리콘마이크로머시닝(f,g,h,i)으로제조된다. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

도 2: (a)다른 캔틸레버 치수를 가진 나노구조석-상형 칩의 SEM 이미지. (b)단일 나노 구조 석영 캔틸레버의 SEM 이미지 (36 μm 크고 70 μm 길이). (c)SOI 기판상에서 나노구조석영막의 단면 FEG-SEM 영상. (d)나노구조캔틸레버의 2D X선 회절 패턴. 두께와 함께 다른 레이어가 diffractogram에 표시됩니다. (e)나노구조석영막의 FEG-SEM 상위 영상. (f)단일 석영 기둥의 고해상도 TEM 이미지. 인셋은 전자 회절에 의해 해결된 기둥의 단일 결정 특성을 나타낸다. (g)α 쿼츠(100)/Si(100) 캔틸레버의 2D 폴 피규어. (h)레이저 빔에 의해 지적된 마이크로디프절 측정 중 전체 칩의 광학 이미지. 광학 이미지의 녹색 색은 광석 결정역할을 하는 광및 석영 나노필라의 상호작용에 의해 생성된 자연광의 회절에 해당한다. (i)석영의 흔들 곡선/시 캔틸레버 (100) 석영 반사의 1.829°의 모자이시티 값을 나타내는. (l)600nm 두께의 패턴 석영층으로 구성된 40 μm 의 대형 및 100 μm 길이의 석영 기반 캔틸레버의 저진공 하에서 비접촉 진동 측정에 의한 기계적 특성화. 나노기둥 직경 및 분리 거리는 각각 400nm 및 1 μm이며, Si 장치 층의 두께는 2 μm이다. 인셋 이미지는 캔틸레버 진폭및 적용된 AC 전압의 선형 의존성을 보여줍니다. (k,l) 잠금 증폭기(LIA)의 AC 드라이브 출력이 시료의 상부 및 하부 전극으로 공급되는 원자력 현미경 검사법 측정은 AFM의 광학 빔 편향 시스템, 즉 LIA의 진폭과 다른 적용 된 전압 진폭에 대한 시간 대 시간 (2에서 10 VAC)로 기록됩니다. 우리는 나노미터에서 캔틸레버 변위의 유사한 선형 의존성을 관찰하고 AC 전압을 적용했다는 것을 알 수 있습니다. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

제시된 방법은 Si. Quartz/Si-MEMS 기술에 나노구조형 압전 쿼츠 마이크로 캔틸레버를 생산하는 상향식 및 하향식 접근법의 조합으로 크기, 전력 소비 및 통합 비용 면에서 대량 석영에 비해 주요 이점을 제공합니다. 실제로, 에피택시 석영/시 MEMS는 CMOS 호환 공정으로 생산됩니다. 이를 통해 다중 주파수 장치를 위한 단일 칩 솔루션을 향후 제조하는 동시에 소형화 및 비용 효율적인 프로세스를 보존할 수 있습니다. 쿼츠 장치의 현재 제조에 비해, 큰 수열 성장 결정의 절단 및 연마에 기초한 하향식 기술, 프로토콜에 설명된 방법은 SOI 기판에 상당한 얇은 석영 층을 얻을 수 있습니다, 사이 두께200 과 1000 nm와 정밀 한 나노 structuration, 다른 차원및 디자인의 압전 패턴 마이크로 장치를 생성 할 수 있습니다. 표준 방법에 의해 얻어진 석영 장치의 치수는 두께 10 μm 이하, 직경 100 μm 이하일 수 없으며 대부분의 응용 분야에서는 Si 기판에 접합되어야 합니다. 이 기능은 현재 트랜스듀서의 작동 주파수 및 감도를 제한합니다.

프로토콜로 얻은 압전 석영 장치는 전자, 생물학 및 의학 분야에서 가까운 장래에 응용 프로그램을 찾을 수 있습니다. 일관된 쿼츠/실리콘 인터페이스로 인해 1000nm 미만의 두께와 제어된 나노스트루션으로 인해 이러한 장치는 장치의 기계적 품질 계수를 유지하면서 더 높은 감도를 제시할 것으로 예상됩니다. 더욱이, 이러한 장치는 장치 치수에 따라 다름메임 구조의 낮은 기계적 주파수에서 모두 (i)를 작동하고, (ii) 석영의 두께에 의존하는 본질적인 석영 재료 주파수에서, 즉, 800 nm 두께의 공진기^10에대해 약 10 GHz를 작동시킬 것으로 구상된다. 양질의 캔틸레버를 얻기 위한 주요 측면은 상이한 리소그래피 공정 동안 활성 석영 층의 결정 품질 및 압전 기능의 보존을 보장하는 것이다. 실제로, 칸틸레버의 방출 시 HF 산 침투의 위험을 피하기 위해 나노 구조석층의 측면 가장자리를 보호하기 위해 리소그래피 단계 프로세스가 만들어졌습니다. 그 결과, 석영/시 캔틸레버는 2D X선 미세 절전 및 비접촉 진동계 측정에서 의 구조 및 공명 주파수 특성에 의해 표시된 바와 같이 석영의 균일한 에피택시 결정성 및 압전 특성을 제시한다.

저자는 공개 할 것이 없습니다.

이 작품은 유럽 연합 (EU)의 호라이즌 2020 연구 및 혁신 프로그램 (No.803004)에 따라 유럽 연구 위원회 (ERC)에 의해 투자되었다.